侵權投訴

基於EZ-USB芯片與Virtex II FPGA實現解碼器的設計

電子設計 2021-03-17 16:57 次閲讀

H.264/AVC標準具有一系列優於MPEG4和H.263的新特性,在相同的重建圖像質量下,H.264比H.263節約50%左右的碼率。但是節約碼率的代價是增加了算法複雜度。由於僅用軟件已經無法實現實時地解碼過程。所以必須利用硬件加速,這正是本解碼器設計的初衷。

雖然H.264相較同質量的H.263圖像,碼率節約一半,但是由於本解碼器的目標是解決H.264的高清圖像(1080i)的解碼工作,同時也要適用於普遍的視頻外設,所以選用的接口既需要完成高速的碼流源文件的傳輸工作也要易於插拔。而USB接口恰好符合這兩個條件。高質量的源碼文件數據量較大,對傳輸接口要求較高。並且在FPGA的仿真環境下,USB接口還要擔負起向PC上位機回傳解碼結果的任務。這就要求傳輸速度至少要保證超越解碼速度。和USB1.1接口相比,USB2.0接口的傳輸更加符合本設計的要求。

經過計算可知,傳輸接口需要至少30MB/s的傳輸速率,才能保證對1080i的圖像進行解碼。

器件選型

使用FPGA進行仿真和驗證基本已成為IC設計過程中必不可少的環節,尤其對於大規模的設計。本解碼器IC的設計使用VirtexIIFPGA作為仿真環境。對於本設計,利用FF1517BGA封裝的XC2V6000已經充分滿足設計要求。在考慮設計成本的前提下,該款FPGA是相對高性價比的選擇。

Cypress公司的EZ-USBFX2是一款集成了USB2.0的微處理器,它集成了USB2.0收發器、SIE(串行接口引擎)、增強的8051微控制器和可編程的外圍接口。FX2的這種優化設計,幾乎能達到56MB/s的數據傳輸率,而USB2.0允許的最大帶寬是480Mb/s,即60MB/s。該芯片在對傳輸帶寬影響很小的前提下,增加了許多集成的控制功能。GPIF和SlaveFIFO模式為外部的FPGA、DSP和ATA等提供了簡單和無縫的連接接口。

系統構架

本設計的主體如圖1所示,在FPGA的仿真平台中,VirtexII包括瞭解碼器主體和FPGA的接口模塊。USB2.0芯片68013A作為獨立部分,負責FPGA和PC之間的USB數據傳輸。FPGA片外的SRAMDRAM作為FPGA的擴展存儲設備,用於存放解碼器所需的源碼文件,解碼後的文件以及解碼器中用到的軟件程序文件。

基於EZ-USB芯片與Virtex II FPGA實現解碼器的設計

圖1FPGA仿真傳輸示意圖

本設計中,解碼器端具備強大的功能,內嵌有一個CPU。可以進行主動識別命令的功能。所以PC端和解碼器處於對等的地位。PC端的工作包括髮送命令頭,發送命令,發送碼流,接收回傳解碼結果等;FPGA端的工作包括接收並識別命令頭與PC命令,接收並向SRAM和DRAM中存儲碼流,讀取SRAM和DRAM中的解碼結果並且回傳給PC端。

USB2.0芯片的工作方式及固件編寫

1芯片工作方式的確定

在設計中,存在兩個過程涉及到大批量的數據文件傳輸:PC向下傳輸源碼文件,FPGA向上位PC傳輸解碼結果文件。其對USB傳輸要求最高。如果當傳輸的源碼文件無法適應解碼速度時,會導致解碼器停頓;如果當回傳解碼結果滯後時,會造成未被傳輸的解碼結果被覆蓋。任何一種情況的出現,都將直接導致解碼器工作失敗。

在傳輸要求甚高的情況下,選用EZ-USBFX2提供的SlaveFIFO的BULK(批量傳輸)模式,能很好的滿足傳輸要求。在這種模式下,USB芯片內存單元中劃分出6個端點(endpoint),以下簡稱為EP。EP0和EP1被保留作為芯片配置FIFO。EP2、4、6、8可作為用户傳輸,並且4個EP採用雙重FIFO(doubleFIFO)的方式組織構成。

舉例來説,如圖2所示,USB執行OUT傳輸,將EP2端點設成512字節雙重FIFO。在外部器件看來,USB端只要有1個512字節的FIFO為“半滿”,就可以繼續發送數據。當操作的FIFO寫“滿”時,FX2自動將其轉換到外部接口端,排除等候讀取;並將USB接口隊列中下一個為“空”的FIFO轉移到USB接口上,供其繼續寫數據。外部接口端與此類似,只要有1個FIFO為“半滿”,就可以繼續讀取數據。當前操作的FIFO讀“空”時,FX2自動將其轉換到USB接口端,排除等候寫並將外部接口隊列中下一個為“滿”的FIFO轉移到接口上,供外部器件使用。

圖2EndPoint示意圖

圖3所示為雙重FIFO的工作過程。當一個512字節的FIFO滿時,FPGA可以取出裏面的數據,同時PC可以向另一個FIFO寫入數據(一組實箭頭)。當一個512字節的FIFO空時,PC可以寫入數據。同時FPGA可以讀取另一個仍然有數據的FIFO(一組虛箭頭)。

圖3雙重EP運作模式

2固件程序設計

在通過編寫固件程序初始化USB設備過程中,以下重要的配置寄存器需要設置。

IFCONFIG;設置USB時鐘由外部提供,並且選用SlaveFIFO模式。

EPXCFG(X=2,4,6,8);配置4個EP(端點FIFO)的模式。

EPXFIFOCFG(X=2,4,6,8);配置4個EP的自動傳輸模式以及傳輸位寬。

其他一些寄存器,根據實際的需要可以單獨配置。本設計中配置EP2用於傳輸命令頭,EP4用於傳輸源碼文件,EP6用於傳輸命令,EP8用於傳輸解碼結果文件。

在完成固件程序的設計之後,可以利用FX2自帶的ControlPanel將固件程序的編譯結果下載到68013A的芯片中,或者存放在外部的I2C中,以便下次復位時,芯片自己讀取。

3電路設計原理圖

圖4為本設計的電路設計原理圖,原件按左起以及上起順序分別為:CY7C68013A芯片、電源耦合電容組、USB2.0標準接口、標準RS232串行口、外部晶體振盪器和HIN232串口芯片。本設計是按照這一電路原理圖製作電路板圖,完成USB2.0的功能的。

圖4電路設計原理圖

FPGA上解碼器與USB接口模塊的設計

SLAVEFIFO的模式下,FPGA可以主動決定是否有必要讀取USB內部FIFO中的數據,而不僅僅是被動的接受PC發送的數據。如圖5所示,控制方式:SLOE、SLRD和SLWR作為EP的讀寫信號與使能控制信號。FIFOADR[1:0]作為4個EP的選擇信號,即選擇當前操作的目標EP。PKTEND是FPGA主動命令USB芯片向上位PC發送數據的控制端。FLAGX(X=A,B,C,D)表示當前選中的FIFO的空滿信息。FD(8位或者16位)為雙向的數據傳輸口。FPGA接口控制這些端口,達到對USB進行操作的目的。

基於EZ-USB芯片與Virtex II FPGA實現解碼器的設計

圖5解碼器與USB接口

FPGA接口中,本設計還定義了一個深度為256,寬度為32位的FIFO(內部FIFO)。原因在於:本設計中SRAM和DRAM部分要不斷地被解碼器調用,這樣就導致存儲單元被佔用。此時USB是無法對存儲單元操作的。所以在FPGA接口中,先將多個USB傳輸的數據FD(8位或者16位)拼接成32位數據存入內部FIFO,當SRAM和DRAM空閒時,再向其傳輸。這樣的處理,使得USB傳輸不依賴於存儲單元的工作狀態,進一步提高了USB傳輸的速度,以滿足傳輸的要求。

設計驗證及結果分析

當開發完Windows操作系統下的USB驅動程序後,本設計成功的利用EZ-USB芯片與VirtexIIFPGA完成了視頻數據的傳輸工作。並且在FPGA工作的66MHz以下的頻率時,完成了對H.264格式視頻的實時傳輸、解碼。傳輸速率的檢測中,USB對大批量數據的傳輸可以達到33MB/s以上的速度,完全適應解碼器的要求。

設計分析:本設計利用了兩級的FIFO,充分的發揮了USB2.0的速度優勢。設計方案解除了傳輸與解碼過程中的瓶頸,實現了無縫連接。不足之處是由於USB芯片的SlaveFIFO模式限制,PC與解碼器直接必須使用命令交互的方式進行通信,佔用了一定的帶寬。在命令過於頻繁的狀態下,效率不高,但對大批量數據傳輸影響很小。

結束語

驗證平台下成功,並且實際通過多種壓縮率的源碼文件測試,實現了平均33MB/s,最高40MB/s的速率。完成並且超過了設計要求。

責任編輯:gt

收藏 人收藏
分享:

評論

相關推薦

什麼是堅固型邊緣計算機?邊緣計算的計算機硬件需求是什麼?

邊緣計算硬件 必須足夠堅固,以承受在易受頻繁衝擊,振動,灰塵,碎屑甚至極端温度影響的易變環境中的部署....
的頭像 西西 發表於 03-17 17:56 196次 閲讀
什麼是堅固型邊緣計算機?邊緣計算的計算機硬件需求是什麼?

FPGA的筆試題資料合集

SOPC,高速串行I/O ,低功耗,可靠性,可測試性和設計驗證流程的優化等方面。隨着芯片工藝的提高,....
發表於 03-17 17:43 11次 閲讀
FPGA的筆試題資料合集

採用Altera Stratix II EP2S60器件實現SoC系統的FPGA實時驗證

隨着硅片集成技術的高速發展,片上系統SoC(system-on-a-Chip)已經成為現代數字系統設....
的頭像 電子設計 發表於 03-17 17:04 117次 閲讀
採用Altera Stratix II EP2S60器件實現SoC系統的FPGA實時驗證

基於通過閾值預判方法進行宏塊選擇

在H.264視頻編碼中,對於幀間預測,一個16×16的宏塊(MB)可分成16×16,16×8,8×1....
的頭像 電子設計 發表於 03-17 16:19 85次 閲讀
基於通過閾值預判方法進行宏塊選擇

Achronix和Mobiveil宣佈攜手提供高速控制器IP和FPGA工程服務

通過與Mobiveil建立合作伙伴關係,我們為存儲、網絡和計算應用提供經過驗證的互連解決方案,從而使....
發表於 03-17 15:36 8次 閲讀
Achronix和Mobiveil宣佈攜手提供高速控制器IP和FPGA工程服務

基於On2 VP7專有壓縮技術在網絡視頻中的應用研究

對 On2 TrueMotion 編解碼器的新用户而言,最令人驚喜的功能之一是黃金幀。就像其它壓縮器....
的頭像 電子設計 發表於 03-17 14:45 66次 閲讀
基於On2 VP7專有壓縮技術在網絡視頻中的應用研究

8X8LED點陣數字顯示電路

點陣顯示器的設計原理為用一塊 FPGA芯片控制其顯示字符。將編好的控制程序下載到FPGA芯片,外接 ....
發表於 03-17 14:07 12次 閲讀
8X8LED點陣數字顯示電路

什麼是JTAG口?今日帶你深度瞭解JTAG口

在FPGA研發及學習過程中,有一個關鍵步驟就是下板實現,做硬件“硬現”很重要,一般來説用JTAG口比....
的頭像 傳感器技術 發表於 03-17 14:05 92次 閲讀
什麼是JTAG口?今日帶你深度瞭解JTAG口

LCD TV視頻解碼器的主要功能及應用技術分析

就技術層面而言,LCD TV是屬於高整合電子產品。它涵蓋了算法、軟件、硬件、芯片、無線射頻等領域,而....
的頭像 電子設計 發表於 03-17 10:55 249次 閲讀
LCD TV視頻解碼器的主要功能及應用技術分析

基於H.264解碼芯片的FPGA原型驗證平台實現視頻控制模塊的設計

H.264是ITU-T VCEG組織和ISO/IEC MPEG組織共同研究的新型視頻壓縮標準,相比其....
的頭像 電子設計 發表於 03-17 10:10 166次 閲讀
基於H.264解碼芯片的FPGA原型驗證平台實現視頻控制模塊的設計

綜合視頻解碼器ADV7183的工作原理、特點及引腳功能分析

ADV7183是一種綜合視頻解碼器。它能夠自動將一種兼容國際標準NTSC 或PAL的模擬視頻基帶信號....
的頭像 電子設計 發表於 03-17 09:34 146次 閲讀
綜合視頻解碼器ADV7183的工作原理、特點及引腳功能分析

基於Xilinx FPGA器件在視頻監控系統中的應用研究

視頻監控系統是火車站、機場、銀行、娛樂場所、購物中心甚至家庭保安的重要組件。隨着安全風險的增加,對視....
的頭像 電子設計 發表於 03-17 09:24 231次 閲讀
基於Xilinx FPGA器件在視頻監控系統中的應用研究

通過採用FPGA XC3S200芯片實現視頻採集系統的應用方案

視頻採集的主流實現方案有兩種:一是基於ASIC,該方案一般採用意法、AMD等公司的專用視頻處理芯片;....
的頭像 電子設計 發表於 03-17 09:07 199次 閲讀
通過採用FPGA XC3S200芯片實現視頻採集系統的應用方案

FPGA設計有哪些技巧?

FPGA設計經驗的技巧,用數學思維來簡化設計邏輯!...
發表於 03-17 06:45 0次 閲讀
FPGA設計有哪些技巧?

微控制器IO口有什麼用法?

微控制器(MCU)IO口的一些用法
發表於 03-17 06:29 0次 閲讀
微控制器IO口有什麼用法?

想了解DSP+ZYNQ核間通訊?看完這篇就夠了|基於DSP + ZYNQ的TL6678ZH-EVM評估板

上篇推文為大家介紹了創龍科技(Tronlong)最新推出的DSP + ZYNQ評估板TL6678ZH-EVM,由核心板和底板構成,核心板(...
發表於 03-16 17:53 0次 閲讀
想了解DSP+ZYNQ核間通訊?看完這篇就夠了|基於DSP + ZYNQ的TL6678ZH-EVM評估板

神板卡,TL6678ZH-EVM(C6678+ZYNQ)評估板|多核DSP+多核ARM+FPGA架構,成為了科研機構、高校實驗室的新寵!

2020年12月3日正式開始, 截止12月30日,在短短1個月時間裏 一上市即封神! 是什麼如此倍受青睞? 下面將為您揭曉。 ​ ...
發表於 03-16 17:35 101次 閲讀
神板卡,TL6678ZH-EVM(C6678+ZYNQ)評估板|多核DSP+多核ARM+FPGA架構,成為了科研機構、高校實驗室的新寵!

在PCB上設計大容量引腳FPGA

FPGA System Planner解決了設計一個或多個工程師時遇到的挑戰PCB板上的更多大引腳數....
發表於 03-16 16:56 14次 閲讀
在PCB上設計大容量引腳FPGA

基於視頻解碼芯片SAA7111A和FPGA實現實時視頻採集系統的設計

隨着中國機器人產業的迅猛發展,據預測到2010年,市場容量將超過93.1億人民幣。智能移動機器人是在....
的頭像 電子設計 發表於 03-16 16:47 350次 閲讀
基於視頻解碼芯片SAA7111A和FPGA實現實時視頻採集系統的設計

基於數字信號處理器實現脱機視頻圖像解碼系統的設計

本系統是針對不高於64kbit/s的碼流實現的脱離計算機而獨立運行的解碼器。本解碼器採用RS-232....
的頭像 電子設計 發表於 03-16 15:29 525次 閲讀
基於數字信號處理器實現脱機視頻圖像解碼系統的設計

基於FLEX10K100A FPGA實現信道編碼系統的設計

DAB是繼調幅和調頻廣播之後的第三代廣播體系。與模擬廣播相比它不僅可以提供高質量的聲音信號(CD音質....
的頭像 電子設計 發表於 03-16 14:21 279次 閲讀
基於FLEX10K100A FPGA實現信道編碼系統的設計

基於DE2開發板和NiosII處理器實現H.264編碼器的設計

根據H.264/AVC編碼器原理及結構,同時考慮到現有硬件資源的限制以及該設計的應用需求,設計了圖1....
的頭像 電子設計 發表於 03-16 14:12 185次 閲讀
基於DE2開發板和NiosII處理器實現H.264編碼器的設計

通過利用外部柵極電路提高雙向可控硅的正電壓dV/dt性能

從上個世紀70年代開始,雙向可控硅(又稱三端雙向晶閘管)一直用於控制交流負載,幾乎在所有電器上都能看....
的頭像 電子設計 發表於 03-16 11:16 163次 閲讀
通過利用外部柵極電路提高雙向可控硅的正電壓dV/dt性能

安森美半導體單電感H橋升降壓電源控制器NCP81239的特點及應用

USB Type-C和Quick Charge(QC)是當前市場兩大新的供電標準,也是市場趨勢。這兩....
的頭像 電子設計 發表於 03-16 11:10 236次 閲讀
安森美半導體單電感H橋升降壓電源控制器NCP81239的特點及應用

CPLD/FPGA的半整數分頻器設計

簡要介紹了CPLD/FPGA器件的特點和應用範圍,並以分頻比為2.5和1.5的分頻器的設計為例,介紹....
發表於 03-16 09:45 13次 閲讀
CPLD/FPGA的半整數分頻器設計

數模和模數轉換的學習課件免費下載

D/A轉換器是將輸入的二進制數字量轉換成模擬量,以電壓或電流的形式輸出。D/A轉換器實質上是一個譯碼....
發表於 03-16 09:23 16次 閲讀
數模和模數轉換的學習課件免費下載

求一款雙MicroBlaze軟核處理器的SOPC系統設計

隨着時代的發展,單核片上可編程系統SOPC(Systern On a Programmable Chip)解決複雜問題的能力與處理速度已很難滿足用户...
發表於 03-16 07:44 0次 閲讀
求一款雙MicroBlaze軟核處理器的SOPC系統設計

微處理器和微控制器有什麼區別

微處理器和微控制器的區別主要集中在硬件結構、應用領域和指令集特徵。 ...
發表於 03-16 06:52 0次 閲讀
微處理器和微控制器有什麼區別

萊迪思Propel幫助設計人員快速創建基於處理器的系統

與Verilog或VHDL相似,HDL能讓FPGA設計人員描述設計意圖,正如軟件開發人員使用C或者C....
發表於 03-15 15:23 1114次 閲讀
萊迪思Propel幫助設計人員快速創建基於處理器的系統

基於PowerSoC系列的數字電源解決方案

在高性能、大功率電源設計不斷需要更多功率的同時,它們在可用電路板空間上變得越來越受到限制。此外,不管....
的頭像 電子設計 發表於 03-15 14:21 222次 閲讀
基於PowerSoC系列的數字電源解決方案

XC7A100T和2CSG324 FPGA可編程邏輯器件芯片的電路原理圖免費下載

本文檔的主要內容詳細介紹的是XC7A100T和2CSG324 FPGA可編程邏輯器件芯片的電路原理圖....
發表於 03-15 08:00 36次 閲讀
XC7A100T和2CSG324 FPGA可編程邏輯器件芯片的電路原理圖免費下載

ADV7186視頻解碼器和顯示處理器的數據手冊免費下載

本文檔的主要內容詳細介紹的是ADV7186視頻解碼器和顯示處理器的數據手冊免費下載。
發表於 03-15 08:00 16次 閲讀
ADV7186視頻解碼器和顯示處理器的數據手冊免費下載

如何使用MSP430G系列單芯片實現電容觸摸轉輪和24路獨立PWM輸出設計?

本應用文檔介紹了使用 微控制器實現觸摸轉輪和多路獨立 的 軟件驅動技術。方案通過4 路I/O 端口實現電容觸摸轉輪控制, I/O ...
發表於 03-15 07:52 0次 閲讀
如何使用MSP430G系列單芯片實現電容觸摸轉輪和24路獨立PWM輸出設計?

CMSIS-NN神經網絡內核可以讓微控制器效率提升5倍是真的嗎?

全新CMSIS-NN神經網絡內核讓微控制器效率提升5倍...
發表於 03-15 06:55 0次 閲讀
CMSIS-NN神經網絡內核可以讓微控制器效率提升5倍是真的嗎?

C-Model的輸入數據和IP仿真的輸入不完全一致

這裏面需要注意的是, FFT C-Model fixedpoint interface 需要的輸入數....
的頭像 包裹大陸網工程師 發表於 03-14 10:54 207次 閲讀
C-Model的輸入數據和IP仿真的輸入不完全一致

從零開始學FPGA-Verilog語法基礎(下)

在聲明函數時,系統會自動的生成一個寄存器變量,函數的返回值通過這個寄存器返回到調用處。
的頭像 包裹大陸網工程師 發表於 03-14 10:30 215次 閲讀
從零開始學FPGA-Verilog語法基礎(下)

基於ADP1850器件的ADI電源模塊應用解決方案

Avnet公司的ADI電源模塊是採用ADI公司的ADP1850器件,專為Xilinx公司的7系列FP....
的頭像 電子設計 發表於 03-14 10:13 181次 閲讀
基於ADP1850器件的ADI電源模塊應用解決方案

基於32位低成本高性能微控制器的數字電源控制實施方案

一種有名的數字電源拓撲結構便是諧振轉換器。儘管這種最為常見的諧振拓撲結構擁有高效率和低噪聲,但也存在....
的頭像 電子設計 發表於 03-14 10:06 239次 閲讀
基於32位低成本高性能微控制器的數字電源控制實施方案

深入學習基於FPGA的數碼管動態掃描驅動設計

數碼管作為一種能夠直觀顯示一定數據信息的輸出設備,具有驅動簡單、顯示直觀的特點,尤其適合作為 FPG....
的頭像 包裹大陸網工程師 發表於 03-14 09:45 255次 閲讀
深入學習基於FPGA的數碼管動態掃描驅動設計

基於FPGA的數據採集卡設計. ...

發表於 03-13 16:00 303次 閲讀
基於FPGA的數據採集卡設計. ...

NS32F103x8和NS32F103xB微控制器的數據手冊免費下載

NS32F103x8 和 NS32F103xB 標準型 MCU 系列使用高性能的 ARM® Cort....
發表於 03-13 08:00 83次 閲讀
NS32F103x8和NS32F103xB微控制器的數據手冊免費下載

用Verilog實現CRC-8的串行計算

該CRC-8的生成多項式為G(D)=D8+D2+D+1,對CRC進行簡化表示時可以忽略最高位的D8,....
的頭像 FPGA自習室 發表於 03-12 17:47 524次 閲讀
用Verilog實現CRC-8的串行計算

PID算法及其FPGA實現的詳細資料説明

PID 控制器結構清晰,參數可調,適用於各種控制對象, PID 控制器的核心思想是針對控制對象的控制....
發表於 03-12 17:40 40次 閲讀
PID算法及其FPGA實現的詳細資料説明

半導體公司賽靈思將推出業界第一個20納米宇航級FPGA

5月20日,半導體公司賽靈思(XLNX.US)發佈公告稱,將推出業界第一個20納米宇航級FPGA,為....
的頭像 FPGA之家 發表於 03-12 16:36 240次 閲讀
半導體公司賽靈思將推出業界第一個20納米宇航級FPGA

如何在Altera FPGA中使用FIFO實現功能設計?

一:fifo是什麼 FIFO的完整英文拼寫為FirstIn First Out,即先進先出。FPGA....
的頭像 FPGA之家 發表於 03-12 16:30 141次 閲讀
如何在Altera FPGA中使用FIFO實現功能設計?

FPGA有哪些主要配置方式?

最近完成了Arria10的原理圖設計,想做一些記錄,下面是關於FPGA配置的一些方式。 MSEL 將....
的頭像 FPGA之家 發表於 03-12 16:26 162次 閲讀
FPGA有哪些主要配置方式?

從幾個方面為穩壓器選擇和實現提供指南

引言:面向收發器 (SERDES) FPGA 的PDN設計對電源有嚴格的要求,需要乾淨的電壓源。雖然....
的頭像 FPGA之家 發表於 03-12 16:17 219次 閲讀
從幾個方面為穩壓器選擇和實現提供指南

疫後新常態,FPGA產業將面臨怎樣的新格局和新走向?

這兩年,半導體業被追捧的熱度以及所承受的壓力,就如李雪琴在脱口秀大會上的自述段子。 2020年下半年....
的頭像 FPGA之家 發表於 03-12 15:49 321次 閲讀
疫後新常態,FPGA產業將面臨怎樣的新格局和新走向?

VGA圖像控制器的CPLDFPGA設計與實現

發表於 03-12 15:46 101次 閲讀
VGA圖像控制器的CPLDFPGA設計與實現

英特爾Agilex FPGA家族全系列概述表

英特爾 Agilex FPGA 家族基於10納米技術,可為各種計算密集型和帶寬密集型應用提供定製加速....
的頭像 FPGA之家 發表於 03-12 15:36 227次 閲讀
英特爾Agilex FPGA家族全系列概述表

PCB的物理結構和常見假設

引言:從本文開始,我們陸續介紹下有關7系列FPGA通用PCB設計指導,重點介紹在PCB和接口級別做出....
的頭像 FPGA之家 發表於 03-12 15:34 185次 閲讀
PCB的物理結構和常見假設

FPGA PCB設計中7系列配電系統介紹

引言:我們繼續介紹FPGA PCB設計相關知識,本章介紹7系列FPGA的配電系統(PDS),包括去耦....
的頭像 FPGA之家 發表於 03-12 14:42 225次 閲讀
FPGA PCB設計中7系列配電系統介紹

輝煌的FPGA帝國起源是什麼?

1984年,Xilinx公司的創始人之一,密西根大學畢業生,RossFreeman第一次提出了可編程....
的頭像 FPGA之家 發表於 03-12 14:26 153次 閲讀
輝煌的FPGA帝國起源是什麼?

Xilinx 7系列FPGA SelectIO信號設計

引言:本文我們介紹FPGA SelectIO信號設計。本章提供了選擇I/O標準、拓撲結構和終端的一些....
的頭像 FPGA之家 發表於 03-12 13:58 264次 閲讀
Xilinx 7系列FPGA SelectIO信號設計

電源架構微控制器PXS20的性能特點及應用電路

PXS20系列32位PowerArchitecture®微控制器專門用於滿足安全標準IEC61511....
的頭像 電子設計 發表於 03-11 16:46 326次 閲讀
電源架構微控制器PXS20的性能特點及應用電路

如何使用FPGA實現圖像調焦系統的研究

基於圖像技術的自動調焦方法,根據圖像分析出圖形的質量,完成圖像預處理、清晰度判別,獲得當前的成像狀況....
發表於 03-11 16:08 26次 閲讀
如何使用FPGA實現圖像調焦系統的研究

如何使用FPGA實現空間太陽望遠鏡圖像相關算法

兩維圖像相關跟蹤是空間太陽望遠鏡1m光學系統達到0.1“分辨率關鍵之一。介紹了基於FPGA實現SST....
發表於 03-11 16:07 18次 閲讀
如何使用FPGA實現空間太陽望遠鏡圖像相關算法

如何使用FPGA實現空間太陽望遠鏡圖像相關算法

兩維圖像相關跟蹤是空間太陽望遠鏡1m光學系統達到0.1“分辨率關鍵之一。介紹了基於FPGA實現SST....
發表於 03-11 16:07 15次 閲讀
如何使用FPGA實現空間太陽望遠鏡圖像相關算法

如何使用FPGA實現激光雷達恆虛警率控制技術研究説明

研究了激光雷達中的雪崩光電二極管恆虛警率控制技術,提出了一種基於FPGA的恆虛警率控制電路,通過噪聲....
發表於 03-11 16:07 33次 閲讀
如何使用FPGA實現激光雷達恆虛警率控制技術研究説明

如何使用FPGA實現高光譜圖像奇異值分解降維技術

瞭解決高光譜圖像維數高、數據量巨大、實時處理技術實現難的問題,提出了高光譜圖像實時處理降維技術。採用....
發表於 03-11 16:07 25次 閲讀
如何使用FPGA實現高光譜圖像奇異值分解降維技術

STM32L552CCT6 STMicroelectronics STM32L5超低功耗微控制器

oelectronics STM32 L5超低功耗MCU設計用於需要高安全性和低功耗的嵌入式應用。這些MCU基於Arm樹皮-M33處理器及其TrustZone,用於Armv8-M與ST安全實施結合。STM32 L5 MCU具有512KB閃存和256KB SRAM。藉助全新內核和ST ART Acccelerator™, STM32 L5 MCU的性能進一步升級。這些STM32 L5 MCU採用7種形式封裝,提供大型產品組合,支持高達125°C的環境温度。 特性 超低功耗,靈活功率控制: 電源範圍:1.71V至3.6V 温度範圍:-40°C至+85/+125°C 批量採集模式(BAM) VBAT模式下187nA:為RTC和32x32位儲備寄存器供電 關斷模式下,17nA(5個喚醒引腳) 待機模式下,108nA(5個喚醒引腳) 待機模式下,配備RTC,222nA 3.16μA停止2,帶RTC 106μA/MHz運行模式(LDO模式) 62μA/MHz 運行模式(3V時)(SMPS降壓轉換器模式) ...
發表於 10-28 15:01 89次 閲讀
STM32L552CCT6 STMicroelectronics STM32L5超低功耗微控制器

MC14555B 雙二進制到1/4解碼器/多路解複用器

信息 MC14555B和MC14556B由互補MOS(CMOS)增強模式器件構成。每個解碼器/解複用器有兩個選擇輸入(A和B),一個低電平有效輸入(E)和四個互斥輸出(Q0,Q1,Q2,Q3)。 MC14555B使所選輸出進入“高”狀態,MC14556B使所選輸出進入“低”狀態。通過使用其他MC14555B或MC14556B器件,可以實現擴展解碼,如二進制到十六進制(16進制)等。應用包括代碼轉換,地址解碼,存儲器選擇控制和解複用(使用在數字數據傳輸系統中啓用輸入作為數據輸入。 所有輸入上的二極管保護 高電平有效或低電平有效輸出 可擴展 電源電壓範圍= 3.0 Vdc至18 Vdc 所有緩衝輸出 能夠在額定温度下驅動兩個低功耗TTL負載或一個低功耗肖特基TTL負載範圍 無鉛封裝可用 電路圖、引腳圖和封裝圖...
發表於 04-18 21:56 205次 閲讀
MC14555B 雙二進制到1/4解碼器/多路解複用器

MC14556B 雙二進制到1/4解碼器/多路解複用器

5B和MC14556B由互補MOS(CMOS)增強模式器件構成。每個解碼器/解複用器有兩個選擇輸入(A和B),一個低電平有效輸入(E)和四個互斥輸出(Q0,Q1,Q2,Q3)。 MC14555B使所選輸出進入“高”狀態,MC14556B使所選輸出進入“低”狀態。通過使用其他MC14555B或MC14556B器件,可以實現擴展解碼,例如二進制到十六進制(16進制)等。 應用程序包括代碼轉換,地址解碼,存儲器選擇控制和在數字數據傳輸系統中解複用(使用啓用輸入作為數據輸入)。 特性 所有輸入的二極管保護 高效或低有效輸出 可擴展 電源電壓範圍= 3.0 Vdc至18 Vdc 所有緩衝輸出 能力在額定温度範圍內驅動兩個低功率TTL負載或一個低功耗肖特基TTL負載 Pb - 免費套餐可用 電路圖、引腳圖和封裝圖...
發表於 04-18 21:56 82次 閲讀
MC14556B 雙二進制到1/4解碼器/多路解複用器

MC14511B BCD至7段鎖存器/解碼器/驅動器

1B BCD至7段鎖存器/解碼器/驅動器採用單片結構的互補MOS(CMOS)增強型器件和NPN雙極性輸出驅動器構成。該電路提供4位存儲鎖存器,8421 BCD至7段解碼器和輸出驅動能力。燈測試(LTbar),消隱(BIbar)和鎖存使能(LE)輸入分別用於測試顯示,關閉或脈衝調製顯示器的亮度,以及存儲BCD碼。它可以直接或間接地與七段發光二極管(LED),白熾燈,熒光燈,氣體放電或液晶讀數器一起使用。 應用程序包括儀器(例如,計數器,DVM等)顯示驅動程序,計算機/計算器顯示驅動程序,駕駛艙顯示驅動程序以及各種時鐘,手錶和計時器用途。 特性 低邏輯電路功耗 高電流源輸出(向上)至25毫安) 代碼的鎖存存儲 消隱輸入 燈測試規定 讀取所有非法輸入組合的消隱 燈泡強度調製能力 時間共享(多路複用)設施 電源電壓範圍= 3.0 V至18 V 能夠驅動兩個低功耗TTL負載,一個低功耗肖特基TTL Loa d或額定温度範圍內的兩個HTL負載 芯片複雜度:216個FET或54個等效門 所有輸入上的三重二極管保護 這些器件採用無鉛封裝。此處的規格適用於標準和無鉛器件...
發表於 04-18 21:56 320次 閲讀
MC14511B BCD至7段鎖存器/解碼器/驅動器

MC14028B BCD到十進制解碼器

8B解碼器的構造使得四個輸入上的8421 BCD碼提供十進制(十分之一)解碼輸出,而一個3位二進制輸入提供一個解碼八進制(八分之一)代碼輸出D強制為邏輯“0”。通過使用其他MC14028B器件,可以實現擴展解碼,例如二進制到十六進制(十六分之一)等。該部分對代碼轉換,地址解碼,存儲器選擇控制,解複用或讀出解碼很有用。 特性 所有輸入上的二極管保護 電源電壓範圍= 3.0 Vdc至18 Vdc 能夠在額定温度範圍內驅動兩個低功率TTL負載或一個低功率肖特基TTL負載 正邏輯設計 所有非法輸入組合的低輸出 與CD4028B類似。 無鉛封裝可用 電路圖、引腳圖和封裝圖...
發表於 04-18 21:55 85次 閲讀
MC14028B BCD到十進制解碼器

NC7SZ19 TinyLogic UHS 1:2解碼器/解複用器

9是一款帶共用輸出使能的1:2解碼器。該器件採用先進的CMOS技術製造,實現了超高速度和高輸出驅動,同時能在很寬的V CC 工作範圍內保持較低的靜態功耗。該器件額定工作範圍為1.65V至5.5VV CC 。當V CC 為0V時,輸出和輸出處於高阻抗狀態。輸入容差電壓最高可達5.5 V,且與VCC工作範圍無關。 特性 節省空間的SC70 6引線表面貼裝封裝 超小型MicroPak™無引線封裝 超高速:V CC = 5V時,50pF內的t PD = 2.7 ns(典型值) 寬V CC 工作範圍:1.65V到5.5V 掉電高阻抗輸入/輸出 耐過壓輸入促進5V至3V的轉換 專利噪聲/電磁干擾(EMI)消減電路已實施 應用 此產品是一般用途,適用於許多不同的應用。 電路圖、引腳圖和封裝圖...
發表於 04-18 21:24 77次 閲讀
NC7SZ19 TinyLogic UHS 1:2解碼器/解複用器

NC7SV19 TinyLogic ULP-A 1:2解碼器/解複用器

9是一款1:2解碼器/解複用器,屬於飛兆TinyLogic®中的超低功耗A(ULP-A)系列.ULP-A是要求極高速度,高驅動和低功耗的應用的理想選擇。此產品設計用於寬低電壓工作範圍(0.9V到3.6V的V CC ),適合驅動和速度要求高於TinyLogic ULP系列的應用,但NC7SV19專為優化功耗和速度而設計,採用先進的CMOS技術製造,在實現高速運行的同時最佳的低功耗運行特點。 特性 0.9V至3.6VV CC 電源操作範圍 V CC 為0.9 V至3.6 V時,耐過壓I / O為3.6 V 極高速度t PD 1.5 ns(典型值),2.7V到3.6VV CC 2.0 ns(典型值),2.3V到2.7VV CC 3.0 ns(典型值),1.65V到1.95VV CC 4.0 ns(典型值),1.4V至1.6VV CC 8.0 ns(典型值),1.1V至1.3VV CC 16.0 ns(典型值),0.9 VV CC 斷電高阻抗輸入和輸出 高靜態驅動(I OH / I OL )±24 mA @ 3.00VV CC ±18 mA @ 2.30VV CC ±6 mA @ 1.65VV CC ±4 mA @ 1.4VV CC ±2 mA @ 1.1VV CC ±0.1 mA @ 0.9VV CC 使用專有Quiet Series™噪聲/電磁干擾...
發表於 04-18 21:23 50次 閲讀
NC7SV19 TinyLogic ULP-A 1:2解碼器/解複用器

NC7SP19 TinyLogic ULP 1:2解碼器/解複用器

9是一款單通道1:2解碼器/解複用器,屬於飛兆TinyLogic®中的超低功耗(ULP)系列。適用於電池使用壽命至關重要的應用,此產品專為0.9V至3.6VV CC 的V CC 工作範圍內的超低功耗而設計。內部電路由最小量的反相器層級組成(包括輸出緩衝NC7SP19(適合於較低的驅動需求)設計獨特,可優化功率和速度,而且是採用先進的CMOS技術製造,以實現同低最佳的高速操作,同時保持極低的CMOS功耗。 特性 0.9V至3.6VV CC 電源操作範圍 V CC 為0.9 V至3.6 V時,耐過壓I / O為3.6 V t PD 3.0 ns(典型值),3.0 V至3.6 VV CC 4.0 ns(典型值),2.3 V至2.7 VV CC 5 .0 ns(典型值),1.65 V至1.95 VV CC 7.0 ns(典型值),1.40 V至1.60 VV CC 11.0 ns(典型值),1.10 V至1.30 VV CC 30.0 ns(典型值),0.90VV CC 斷電高阻抗輸入和輸出 靜態驅動(I OH / I OL )3.00VV CC 時±2.6 mA,2.30VV CC 時,±2.1 mA,1.65VV CC 時±1.5 mA,1.40VV CC ±1.0 mA,1.10VV CC 時±0.5 mA,0.9VV CC 時±20μA...
發表於 04-18 21:15 63次 閲讀
NC7SP19 TinyLogic ULP 1:2解碼器/解複用器

74VHCT138A 3:8解碼器/解複用器

8A是採用硅柵極CMOS技術製造的先進的高速CMOS 3:8解碼器。它實現了與等效雙極型肖特基TTL相似的高速運行,同時保持了CMOS低功耗。當設備啓動後,3個二進制位的選擇輸入(A 0 ,A 1 和A 2 )決定哪一個輸出(O# 0 -O# 7 )將轉為低電平。當使能輸入E 3 保持低電平或者E# 1 或E# 2 保持高電平時,解碼功能被禁用且所有輸出轉為高電平。提供E 3 ,E# 1 和E# 2 輸入以簡化串聯連接和作為存儲器系統的一個地址解碼器。保護電路確保不管電源電壓如何,0V至7V可施加到輸入引腳,輸出引腳V CC = 0V。這些電路可防止器件由於電源和輸入/輸出電壓不匹配而受損。此器件可用於連接5V至3V系統和兩個電源系統(例如備用電池)。 特性 高速:V CC = 5V時,t PD = 7.6 ns(典型值) 低功耗:T A = 25°C時,I CC =2μA(最大值) 所有輸入和輸出上都提供掉電保護 引腳和功能與74HCT138兼容 應用 此產品是一般用途,適用於許多不同的應用。 電路圖、引腳圖和封裝圖...
發表於 04-18 19:49 98次 閲讀
74VHCT138A 3:8解碼器/解複用器

74VHC138 3:8解碼器/解複用器

是採用硅柵極CMOS技術製造的先進的高速CMOS 3輸入“或非”門。它實現了與等效雙極型肖特基TTL相似的高速運行,同時保持了CMOS低功耗。當設備啓動後,3個二進制位的選擇輸入(A 0 ,A 1 和A 2 )決定哪一個輸出(O # 0 -O# 7 )將轉為低電平。當使能輸入E 3 保持低電平或者E# 1 或E# 2 保持高電平時,解碼功能被禁用且所有輸出轉為高電平。提供E 3 ,E# 1 和E# 2 輸入以簡化串聯連接和作為存儲器系統的一個地址解碼器。輸入保護電路確保0V至7V可應用於輸入引腳,無需考慮電源電壓。此器件可用此連接電壓和電壓系;“> 特性 高速:T A = 25°C時,t PD = 5.7 ns(典型值) 低功耗:T A = 25°C時,我 CC =2μA(最大值) 高抗噪能力:V NIH = V NIL = 28%V CC (最小值) 所有輸入上都提供掉電保護 引腳和功能與74HC138兼容 應用 此產品是一般用途,適用於許多不同的應用。 電路圖、引腳圖和封裝圖...
發表於 04-18 19:47 117次 閲讀
74VHC138 3:8解碼器/解複用器

74VHC139 雙通道2:4解碼器/解複用器

是採用硅柵極CMOS技術製造的先進的高速CMOS雙通道2:4解碼器/解多路複用器。它實現了與等效雙極型肖特基TTL相似的高速運行,同時保持了CMOS低功耗。有源低電平使能輸入能用於門控或用作解多路複用器的數據輸入。當使能輸入保持為高電平時,所有四個輸出均固定為高電平,與其他輸入無關。輸入保護電路確保0V至7V可應用於輸入引腳,無需考慮電源電壓。此器件可用於連接5V至3V系統和兩個電源系統(例如備用電池)。電路可防止器件因電源和輸入電壓不匹配而受損。 特性 高速:T A = 25°C時, t PD = 5.0 ns(典型值) 低功耗:T A = 25°C時,I CC =2μA(最大值) 高抗能力:V NIH = V NIL = 28%V CC (最小值) 所有輸入上都提供掉電保護 引腳和功能與74HC139兼容 應用 本產品是一般用途,適用於許多不同的應用。 電路圖、引腳圖和封裝圖...
發表於 04-18 19:47 164次 閲讀
74VHC139 雙通道2:4解碼器/解複用器

74LVX138 低壓1:8解碼器/解複用器

是一款高速1:8解碼器/解複用器。此器件特別適合高速雙極存儲器芯片選擇地址解碼。只需使用三個LVX138器件,通過多路輸入使能就能並行擴展至1:24解碼器,或使用四個LVX138器件和一個反相器並行擴展至1:32解碼器。 特性 輸入電平從5V轉換為3V 非常適合低功率/低噪聲3.3V應用 保證同步開關噪聲電平和動態閾值性能 應用 此產品是一般用途,適用於許多人不同的應用程序。 電路圖、引腳圖和封裝圖...
發表於 04-18 19:46 202次 閲讀
74LVX138 低壓1:8解碼器/解複用器

74LCX138 低電壓1:8解碼器/解複用器 5V容許輸入電壓

是一款高速1:8解碼器/解複用器。此器件特別適合高速存儲器芯片選擇地址解碼。只需使用三個LCX138器件,通過多路輸入使能就能並行擴展至1 :24解碼器,或使用四個LCX138器件和一個反相器並行擴展至1:32解碼器.74LCX138採用先進的CMOS技術製造,以在實現高速運行的同時保持CMOS低功耗。 特性 5V容許輸入電壓 提供2.3V到3.6VV CC 規格 6.0 ns t PD 最大值(V CC = 3.3V),10μAII CC 最大值 掉電高阻抗輸入和輸出 ±24 mA輸出驅動(V CC = 3.0V) 實施專利噪聲/電磁干擾(EMI)消減電路 閂鎖性能超過500毫安 靜電放電(ESD)性能:人體模型> 2000V機械模型> 200V 無鉛DQFN包 應用 此產品是一般用途,適用於許多人不同的應用程序。 電路圖、引腳圖和封裝圖...
發表於 04-18 19:35 162次 閲讀
74LCX138 低電壓1:8解碼器/解複用器 5V容許輸入電壓

74ACT139 1:4解碼器/解複用器

CT139是一款高速雙通道1:4解碼器/解複用器。該器件包含兩個獨立解碼器,每個解碼器接受兩個輸入,提供四個有互斥低電平有效輸出。每個解碼器包含一個低電平有效使能輸入,可用作4輸出解複用器的數據輸入。每半個AC / ACT139可用作函數生成器,提供兩個變量的全部四個小項。 特性 我 CC 降低了50% 多功能能力 兩個完全獨立的1 :4解碼器 低電平有互斥輸出 24 mA輸出源電流/灌電流 ACT139具有TTL兼容輸入 應用 此產品是一般用途,適用適用於許多不同的應用程序。 電路圖、引腳圖和封裝圖...
發表於 04-18 19:19 103次 閲讀
74ACT139 1:4解碼器/解複用器

74ACT138 1:8解碼器/解複用器

CT138是一款高速1:8解碼器/解複用器。此器件特別適合高速雙極存儲器芯片選擇地址解碼。只需使用三個AC / ACT138器件,通過多路輸入使能就能並行擴展至1:24解碼器,或使用四個AC / ACT138器件和一個反相器並行擴展至1:32解碼器。 特性 我 CC 降低了50% 解複用能力 多路輸入使能,實現輕鬆擴展 低電平有互斥輸出 24 mA輸出源電流/灌電流 ACT138具有TTL兼容輸入 應用 該產品是一般用途,適用於許多不同的應用。 電路圖、引腳圖和封裝圖...
發表於 04-18 19:18 155次 閲讀
74ACT138 1:8解碼器/解複用器

74AC138 8解碼器/解複用器

信息AC/ACT138是一款高速1:8解碼器/解複用器。 此器件特別適合高速雙極存儲器芯片選擇地址解碼。 只需使用三個AC/ACT138器件,通過多路輸入使能就能並行擴展至1:24解碼器,或使用四個AC/ACT138器件和一個反相器並行擴展至1:32解碼器。 I降低了50% 解複用能力 多路輸入使能,實現輕鬆擴展 低電平有互斥輸出 24 mA輸出源電流/灌電流 ACT138具有TTL兼容輸入
發表於 04-18 19:16 253次 閲讀
74AC138 8解碼器/解複用器

74AC139 4解碼器/解複用器

信息AC/ACT139是一款高速雙通道1:4解碼器/解複用器。 該器件包含兩個獨立解碼器,每個解碼器接受兩個輸入,提供四個有互斥低電平有效輸出。 每個解碼器包含一個低電平有效使能輸入,可用作4輸出解複用器的數據輸入。 每半個AC/ACT139可用作函數生成器,提供兩個變量的全部四個小項。 I降低了50% 多功能能力 兩個完全獨立的1:4解碼器 低電平有互斥輸出 24 mA輸出源電流/灌電流 ACT139具有TTL兼容輸入...
發表於 04-18 19:15 202次 閲讀
74AC139 4解碼器/解複用器

MC14543B 用於液晶的BCD至7段鎖存器/解碼器/驅動器

3B BCD至7段鎖存器/解碼器/驅動器設計用於液晶讀出,採用互補MOS(CMOS)增強模式器件構建。該電路提供4位存儲鎖存器和8421 BCD至7段解碼器和驅動器的功能。該器件能夠反轉輸出組合的邏輯電平。相位(Ph),消隱(BI)和鎖存禁用(LD)輸入分別用於反轉真值表相位,使顯示空白並存儲BCD碼。對於液晶(LC)讀數,方波被施加到電路的Ph輸入和顯示器的電共用背板。電路的輸出直接連接到LC讀出的段。對於其他類型的讀數,如發光二極管(LED),白熾燈,氣體放電和熒光讀數,本數據表給出了連接圖。 應用程序包括儀器(例如,計數器,DVM等)顯示驅動程序,計算機/計算器顯示驅動程序,駕駛艙顯示驅動程序以及各種時鐘,手錶和計時器用途。 特性 閂鎖存儲代碼 消隱輸入 讀取所有非法輸入組合的消隱 直接LED(共陽極或陰極)驅動能力 電源電壓範圍= 3.0 V至18 V 能夠驅動兩個低功率TTL負載,一個低功耗肖特基TTL負載或兩個HTL負載超過額定温度範圍 CD4056A的引腳替換(引腳7連接到V SS )。 芯片複雜性:207個FET或52個等效門 無鉛封裝可用 電路圖...
發表於 04-18 18:54 218次 閲讀
MC14543B 用於液晶的BCD至7段鎖存器/解碼器/驅動器

MC14514B 4位透明鎖存器/ 4至16線路解碼器

信息 MC14514B和MC14515B是具有鎖存輸入的4至16線路解碼器的兩個輸出選項。 MC14514B(輸出有效高電平選項)在所選輸出上顯示邏輯“1”,而MC14515B(輸出有效低電平選項)在所選輸出上顯示邏輯“0”。鎖存器是R-S型觸發器,其保持在選通脈衝從“1”到“0”之前呈現的最後輸入數據。 4位鎖存器/ 4至16線解碼器的這些高和低選項由單通道結構中的N通道和P通道增強模式器件構成。鎖存器是RS型觸發器,數據在選通輸入處入射,解碼並在輸出端呈現時被允許。這些互補電路主要用於低功耗和/或高噪聲的解碼應用需要免疫力。 電源電壓範圍= 3.0 Vdc至18 Vdc 能夠在額定温度範圍內驅動兩個低功率TTL負載或一個低功率肖特基TTL負載 可提供無鉛封裝 電路圖、引腳圖和封裝圖...
發表於 04-18 18:54 148次 閲讀
MC14514B 4位透明鎖存器/ 4至16線路解碼器

MC14515B 4位透明鎖存器/ 4至16線路解碼器

4B和MC14515B是4至16線路解碼器的兩個輸出選項,帶有鎖存輸入。 MC14514B(輸出有效高電平選項)在所選輸出上顯示邏輯“1”,而MC14515B(輸出有效低電平選項)在所選輸出上顯示邏輯“0”。鎖存器是R-S型觸發器,其保持在選通脈衝從“1”到“0”之前呈現的最後輸入數據。 4位鎖存器/ 4至16線解碼器的這些高和低選項由單通道結構中的N通道和P通道增強模式器件構成。鎖存器是RS型觸發器,數據在選通信號入射時被接納,解碼並在輸出端呈現。 這些互補電路主要用於解碼低功耗和/的應用或者需要高抗噪性。 特性 電源電壓範圍= 3.0 Vdc至18 Vdc 能夠在額定温度範圍內驅動兩個低功率TTL負載或一個低功率肖特基TTL負載 無鉛封裝可用 電路圖、引腳圖和封裝圖...
發表於 04-18 18:54 101次 閲讀
MC14515B 4位透明鎖存器/ 4至16線路解碼器